'''硅上的名目'''是本馆为[[一循之躯]]「算」这一层的几份讲稿（[[比特之价]]、[[堆叠之名]]、[[移动之税与换算之税]]、[[非此身之墙]]、[[脑构之芯]]、[[韬定律]]、[[停钟与断源]]）配的一张'''现实词汇对照表'''。
本页'''不是界内记载'''：它不立一个新数，也不讲这具身体的事，只回答一个问题——那些讲稿里用到的词，在现实工程里通常怎么写、通常指什么。
界内只用得到其中几格的数字，其余名目记在这里，是为了让读者知道那几格是从哪儿来的。<ref>条目由本馆依现实工程的通行术语编纂，凡涉及量级处一律取界内讲稿已照录的公开数值，见[[数之未验]]的常数表。</ref>

== 一片硅的三条边 ==

; 晶圆（wafer）
: 还没切割的整张硅盘。现实里通行三百毫米直径。
; 裸片（die）
: 从晶圆上切下来的一块，即一个尚未封装的芯片。界内讲「一片四十五纳米硅」时指的是这一格。
; 光罩极限（reticle limit）
: 一次曝光能盖住的最大矩形，现实里约为二十六毫米乘三十三毫米，即八百多平方毫米。
  单颗裸片做不过这一格，这是'''面积的第一道硬界'''；所谓「把芯片拼得更大」，全是绕这一格的办法。
; 工艺节点（node）
: 以纳米数命名的代际，如「四十五纳米」。它'''不'''是任何一格尺寸的实测值，只是代际的商标。
; 良率（yield）
: 一张晶圆上能用的裸片占比。拼片方案的账多半落在这里，而界内没有一处算过它。

== 把几片拼起来的门路 ==

; 封装（package）、基板（substrate）
: 把裸片接上引线、装上散热面、插进板子的那一层。
; 先进封装（advanced packaging）
: 一个'''品类'''名，不是一个等级。凡不走传统引线框架的拼法都在其内，差别极大，不可当证据用。
; 芯粒、小芯片（chiplet）
: 把一颗大裸片拆成几颗小的，分别流片，再封在一起。省的是良率与面积，不是电。
; 中介层（interposer）
: 一片放在裸片底下的「地板」，裸片之间的走线由它代劳。分硅中介层、有机中介层与扇出型三类。
; 硅通孔（TSV，through-silicon via）
: 竖着穿过硅片的导电孔。堆叠之所以谈得上「垂直」，全靠这一格。
; 微凸点（microbump）
: 两片之间的焊点，间距数十微米级。凸点密度约每平方毫米六百二十五个，是界内[[堆叠之名]]取的旧基准。
; 混合键合（hybrid bonding）
: 不要凸点，铜面对铜面直接压接，间距约一微米，凸点密度约每平方毫米一百万个。
  界内取的就是这一对比：'''约一千六百倍的互连密度'''，而[[非此身之墙]]已经算出这两具数据的搬运都不缺带宽。
; 扇出型晶圆级封装（FOPLP）
: 不做中介层，直接把裸片埋进重布线层，从晶圆级别成批封。
; 堆叠层数（stack height）
: 一个存储叠了几片。层数越高，越靠中间的片越难把热带出去。
; 单片三维（monolithic 3D）
: 在同一块硅上逐层长器件，而不是两片压在一起。与硅通孔堆叠是两条不同的路，界内讲稿常混用其名。

== 存储的一列 ==

; 静态存储（SRAM）、寄存器堆（register file）
: 都在片上，都在[[比特之价]]那张表的便宜端。
; 主存（DRAM）
: 在片外。界内表上那一格「四千字节主存读出，一千二百八十四皮焦」，现实里是一次'''落空的取数'''（cache miss）的价格，不是连续流水搬运的价格。
; 高带宽存储（HBM）
: 把 DRAM 核片叠起来、竖穿硅通孔、拉到底下一颗基础裸片（base die）上，再与逻辑裸片并排放在中介层两侧。
  现实里主流加速卡的大多数字节走这一条路。
; LPDDR、GDDR
: 两种贴在板子上的常规存储，离芯片比离计算远一层。
; 近存计算（near-memory computing）
: 把控制器搬到存储旁边。字节'''仍然移动'''，只是少走一段。省的是那一段，不是搬运本身。
; 存算一体、计算存贮器（in-memory computing / processing-in-memory）
: 让计算发生在存储阵列之内。界内[[移动之税与换算之税]]讲的正是它：搬运算不上账了，改收一次换算的账。
; 交叉阵列（crossbar）、电导写权
: 把权值写成每个格子的电导，输入走一遍行线，列线按基尔霍夫定律把乘积自动求和。
; 数模转换（ADC、DAC）、读出电路
: 交叉阵出来的是模拟量，要变成数字量才接着算。这一格的花费在文献里极少公布，界内自设了一个常数，并把它记在[[数之未验]]的软处表里。
; 量化（quantization）、位宽
: 一个权值用几个比特存。它把读与算同时打折，比例不动，绝对数动。

== 算法与硬件之间 ==

; 乘加单元（MAC）
: 一次乘法加一次累加，神经网络账里的最小单位。界内以「一参数一乘加、一参数一字节」起算。
; 脉动阵列（systolic array）
: 一排乘加单元，数据像波纹一样在阵列里逐拍走过。它的脾气是'''喂不满就白搭'''。
; 算术强度（arithmetic intensity）
: 每搬一个字节做多少次运算。这是[[堆叠之名]]反复用的那个量。
; 屋顶线（roofline）
: 把「按算力能跑多快」和「按带宽能跑多快」两条线画在一张图上，取低的为实际上限。现实工程里判断瓶颈的常规图。
; 存储墙（memory wall）
: 上面那条低线长期由带宽决定时，人给它起的名字。[[非此身之墙]]整页就是来收回「这具身体的墙是它」这一句的。
; 事件驱动（event-driven）、稀疏（sparsity）
: 没有输入就不算。省的是乘加的次数，'''不省'''每次取权重的固定花费。
; 脉冲神经网络（SNN）、神经形态、类脑（neuromorphic）
: 三个近亲名目，指同一类按脉冲与事件干活的器件与算法。'''「类脑」是名目，不是证据'''：它说清排布方式，一格也不说明比谁省热。
; 峰值算力（TOPS）、能效（TOPS/W）、每比特能量（pJ/bit）
: 三个现实里互相打架的口径。峰值与现实能跑出的数之间通常差着数倍，界内管这个差叫「[[数之未验]]的口径之缝」。

== 电、热与时间的一列 ==

[[韬定律]]、[[停钟与断源]]、[[专器之地]]与[[热漏之环]]四页用到的现实词汇，集中在这一栏。
写法与上几栏同：只取通行含义。

; 阈值电压（Vt、threshold voltage）
: 管子开始导通所需的栅压。它是近阈值一节的下界——压到阈值以下，导通电流就改走指数规律。
; 亚阈值摆幅（S，subthreshold swing）
: 栅压每降一个数量级所需的毫伏数，室温下的理论下限约六十毫伏每十倍。现实器件多在六十到一百之间。
: 本界的常数表取八十毫伏每十倍，见[[数之未验]]。
; 近阈值电压（near-threshold、low-Vdd）
: 把工作电压压到略高于阈值的那一段。省电是真的，慢也是真的，且慢得比省得快。
; 最低能耗电压（minimum-energy voltage）
: 「一次算完的总能量」对电压那条下凹曲线的底。它存在的原因是漏电项随电压指数涨、动态项随电压平方降，两项相加必有极小。
: 这一格是[[韬定律]]第一条判语的落点。
; 时钟门控（clock gating、停钟）
: 掐掉某块的时钟使其不翻转。电子不动了，但每一根管子仍挂在电源上照漏。
; 电源门控（power gating、断源）
: 把该块的供给端整个切掉，漏电随之消失。代价是一次充放电和一段唤醒等待。
; 暗硅（dark silicon）
: 受功率预算限制而必须常年不通电的那部分面积。名字是现实文献里的通行叫法。
; 时间常数（τ）
: 电路响应慢到什么程度的量纲。凡以「τ」为名的工程律，说的都是它而不是电压。
: 本界那条律的名字正是从这个字母上错过两回，见[[涛定律]]与[[道定律]]。
; 时间缩微（temporal scaling）
: 与「几何缩微」相对的一条主张：往后的性能不再主要靠把管子做小，而靠把时间各层压缩。
: 现实里这是一个品类名，其具体路径各家说法不一，本页不替任何一家定其内容。
; 逻辑折叠（folded logic）
: 把组合逻辑的时间壁剁成几段、让它在同一块硅上多跑几趟，以时换面。与「流水线」的区别是它省的是寄存器与走线，不是深度。
; 内存并行度（MLP，memory-level parallelism）
: 同一时刻挂在外面的取数请求条数。它是「延迟」与「带宽」之间的那道换算：带宽够而并行度不够，仍然等数。
: [[韬定律]]第二条判语算的正是这一格。
; 存取时间（t_ACCESS）
: 一次取数从发出到数据到手的时间，主存常在百纳秒量级。本界把它当一个未验常数用。
; 每字取数价、每字节线长
: 搬运的两种记账口径。前者按字（一词几个字节是接口定的），后者按字节——两者相差一个倍数，混用会算错四倍。
; 通用逻辑与专用集成电路（general-purpose logic、ASIC）
: 前者什么都能算而样样不省，后者只算一件事而算得便宜。界内那两条补丁说的就是这一换，
  本页只立名目；其在本界的账见[[专器之地]]。
; 漏电密度（leakage power density）
: 单位面积上不通电也在烧的瓦数，常以瓦每平方毫米或瓦每立方厘米计。它是[[专器之地]]那张表的税率。
; 结温（T_J，junction temperature）
: 硅自己的温度，不是房间的温度。经验规则：亚阈值漏电约每十开尔文翻一倍。
: 本界取三百一十开尔文为结温，取二百九十八开尔文为参考，两格皆是自设，见[[数之未验]]。
; 热阻（thermal resistance，开每瓦）
: 一瓦功率造成几度温升。片到冷却介质那一段叫 R，界内取定为 0.200 开每瓦。
: 它是[[热漏之环]]全页的自变量：那条「六十瓦」的配额能不能花，取决于这一个数。
; 反馈限与预算（feedback limit、budget）
: 预算是一条固定的墙；反馈限的位置随它自己管的东西移动。越热越漏、越漏越热那一圈给的是后者。
  现实工程里这叫热失控（thermal runaway）的下界，本页只立其名。
; 阈值工程（threshold engineering、Vt tuning）
: 用管子自身的门槛去换漏电，动器件而不动电压轨。与降供给是两件事，但在本界的账上花同一枚币，
  见[[热漏之环]]第三节。
; 功率侧信道（power side channel）
: 以功耗反推内容或状态的一门分析技术，现实里已有成熟成果。本页只立名目，其界内后果见[[表前之耳]]。
; 电能表（energy meter、瓦时积分表）
: 对功率积分的计费器具。它天然读得出能量与字节数，读不出的那一栏见[[表前之耳]]。

== 界内只用到六格 ==

本页诸名目里，[[一循之躯]]的讲稿实际取数的只有以下几格：

* [[比特之价]]表上十格的每次操作皮焦（现实公开文献值，四十五纳米）；
* 「一次主存读出对一次整数乘法」的比价 8.45，及由此而来的搬运份额 89.4%；
* 片上静态存储对主存的 41.4 倍、寄存器堆对主存的 117 倍；
* 混合键结对微凸点的约 1,600 倍凸点密度；
* 一兆字节阵列读出与四千字节主存读出各一格；
* 交叉阵每步换算 0.2 皮焦——此格'''非现实值'''，是本馆所记界内自设常数。

其余名目在此只是名目。本馆不替界内任何一页补它没有用过的数。

上栏「电、热与时间的一列」不添新数。[[韬定律]]、[[停钟与断源]]、[[专器之地]]与[[热漏之环]]所取的阈值电压、
亚阈值摆幅、存取时间、去耦电容、唤醒时间、暗漏电密度、相邻跳步价与热阻，八格皆是界内自设常数，
已逐格登记在[[数之未验]]的「算之一层自设的十格」表（该表另含迁移率指数、结温与十倍温两格，本页未列其名）。
本页唯一一处新引入的量级是'''六十毫伏每十倍'''——那是亚阈值摆幅的现实理论下限，只用来说明上栏那一格落在什么区间，不参与界内任何一笔账。

== 本页不担保之事 ==

* 不担保厂商。本馆不记任何一家现行器件的具体数值。
* 不担保译名。同一英文词在中英文文献里常有数名，本页取通行者，遇分歧则并列。
* 不担保新节点。四十五纳米是退役十年的工艺，当今近存器件的每次操作数值要多小有多小，且无人逐格公布，理由见[[比特之价]]。
* 不担保名目之分。上栏诸词的界线在现实文献里本就模糊，本页不假装比文献更清楚。
* 不担保一条律。凡以人名、代号或「定律」出现的现实工程主张，本页只记其名，不判其真伪；
  「时间缩微」在此只是一个名目。本页亦'''不以界内的算式去判任何现实主张的长短'''——
  界内那些数是本界自己的账，与他人的成与不成无关。

== 参见 ==

* [[堆叠之名]] · [[比特之价]] · [[移动之税与换算之税]] · [[非此身之墙]] · [[脑构之芯]]
* [[韬定律]] · [[停钟与断源]] · [[表前之耳]] · [[专器之地]] · [[热漏之环]]
* [[芯猎与魂猎]] · [[启封之录]] · [[静作之价]] · [[标记之役]] · [[一循之躯]]
* [[数之未验]] · [[假说档]] · [[体表之账]]

== 出处 ==

* 本页诸词条为现实中半导体工程、先进封装与加速器体系的通行术语，本馆只取其通行写法与通行含义，不取其量产权威数值。
* 「三百毫米晶圆」「约二十六乘三十三毫米光罩极限」二条为现实公开工程常识，本馆照录而不复核。<ref>本页属[[一循之躯]]系列的外部视角条目，与界内记载分层不混，体例见[[Project:真实视角体例]]。</ref>
* 文中出现的 8.45、89.4%、41.4 倍、117 倍、1,600 倍、0.2 皮焦六格，其来源与性质（文献值、算术所得、自设常数）已在[[比特之价]]、[[移动之税与换算之税]]与[[数之未验]]逐格标注，本页不重复。
* 「界内只用到六格」一节由本馆按上述讲稿实际引用的数字撮合而成，属「本馆推定」。
* 「电、热与时间的一列」诸词条取自现实中的低功耗设计、近阈值电路与功率侧信道三门文献的通行写法；本馆不引任何一篇具体论文的数值。其中「约六十毫伏每十倍」是亚阈值摆幅在室温下的理论下限，属现实公开常识，界内所用的是另一格。
* 「时间缩微」「逻辑折叠」二条为现实公开报道中的名目，其确切工程含义各家表述不一，本馆按名目收录，不作解释性复原。
* 「韬（τ）定律」「时间缩微」一名之提出者为'''何庭波（华为）'''，公开场合为 2026 年 5 月 25 日于上海的 IEEE ISCAS。
  本页'''只记此名与此自陈，不记其论文'''——原文本馆未取到，本界所见皆出转述；
  其四条路的界内读法见[[韬定律]]，界内自己的推演一律署界内之名。

[[Category:技术]]
[[Category:设定]]
[[Category:科幻世界]]
<references/>